16 finfet加上生产过程达到风险的里程碑

台积电表示,其16-nanometer FinFET加上(ff + 16日)过程是现在生产风险。

台积电的增强版16 ff过程运作40%的速度比该公司的平面接触soc(20 soc)过程中,或在同一速度少消耗50%的电力。它提供客户一个新的水平的性能和功率优化针对下一代高端移动计算、网络和消费者应用程序。

台积电16 nm过程提供了一个扩展的扩展先进的SoC设计和验证速度达到2.3 ghz的手臂的“大”皮层®-A57在高速应用程序消耗75兆瓦的“小”Cortex-A53低功耗应用程序。学习制作优秀进步产量,取得了相同的相应阶段的最佳技术成熟度比以前台积电的所有节点。

“我们成功过渡20 soc开辟了一条新路16 ff和16 ff +,允许我们快速提供一个高度竞争的技术,为客户实现最大价值的产品”,台积电主席和联合首席执行官Mark刘博士说。“我们相信这种新工艺可以提供我们的客户之间的平衡性能和成本,以便最好的满足设计要求和上市时间的目标。”

台积电的16 ff +设计生态系统支持各种各样的EDA工具和数以百计的流程设计工具有超过100 IPs,所有这些硅验证。支持的最大的设计生态系统的资源行业,台积电和它的客户开始密集的设计活动,为未来产品tape-outs铺平了道路,试点活动和早期的抽样。

16 ff +过程有望11月晚些时候通过完整的可靠性评定,和近60客户设计目前计划带出到2015年底。由于产量的迅速进展和性能,台积电预计16 ff +卷坡道将在2015年7月开始。