单芯片无线基站时钟集成电路

蜂窝系统正在经历爆炸式增长的交通。在思科最近的一份报告指出,该公司预计2014年和2019年之间的交通十倍增长。为了满足这种需求更多的细胞需要部署,其中许多的小细胞。

因此,许多小细胞发展需要发生在非常短的时间尺度。基站本身需要包含在一个小空间,因此他们需要有一个非常低功耗减少电力和冷却要求。所有这一切需要除了航母级的性能水平。

为了满足这种需求,硅实验室也引入了一个高度集成的无线基础设施应用包括时钟集成电路小细胞和宏观细胞基站。时间是移动网络的一个关键问题,尤其是对LTE。

硅实验室的新Si5380时钟发生器是该行业的第一时钟集成电路能够取代低相位噪声整数时钟,压控晶体振荡器,VCXO,离散循环过滤器和电压调节器组件与一个单片机装置。

Si5380时钟提供可比的相位噪声性能离散的传统解决方案,同时提供突破性的解决方案的发展足迹,材料清单(BOM)成本、功耗、性能和易用性。

Si5380时钟利用硅实验室的最新第四代DSPLL技术为下一代提供专门的解决方案优化小细胞和宏观细胞远程无线头(RRH)设计。DSPLL技术的创新dual-loop混合信号体系结构集成了一个高性能的15个GHz模拟在数字锁相环路压控振荡器(锁相环)体系结构,不需要离散循环过滤器和low-drop-out(LDO)监管机构。由此产生的时钟解决方案提供了一个最佳组合合成超低时钟相位噪声的最佳集成锁相环。

Si5380时钟芯片提供了一个非常小的印刷电路板,电路板占用和消耗很低的权力。功耗小时机组件是特别重要的今天的小细胞,权力有限的预算和经常使用权力以太网供电,爱伦·坡技术。鉴于DSPLL集成锁相环和电源管理芯片上的元素,Si5380设备提供高级别的噪声免疫力,集成的电源噪声抑制和一致的、可重复的相位噪声性能在温度。

虽然VCXO-based时钟解决方案通常患有退化的杂散性能受到振动时,Si5380设备的集成DSPLL技术提供优秀的杂散响应不管系统环境。此外,Si5380时钟保证低相位噪声操作锁定高输入时钟抖动时,确保数据转换器性能不退化的外部影响。Si5380生成4 g LTE / 1.47456 GHz的频率,并提供多达12个独立配置时钟,可用于时钟JESD204B-compliant数据转换器,fpga和其他逻辑设备。

“Si5380时钟是行业最集成的时机方案用于宏观和小细胞基站需要PCB足迹紧凑,低功耗,和健壮,运营商级相位噪声性能在各种环境条件,”James Wilson说,硅实验室的计时产品的营销总监。“硅实验室的高度集成的组合DSPLL-based时钟结构和易于使用的ClockBuilder Pro软件大大简化了时钟的挑战合成和抖动衰减对于今天的异构无线网络。”

简化与ClockBuilder Pro时钟树简化无线基站时钟树设计,实验室的硅ClockBuilder Pro软件可用。这使得设计师能够产生可编程Si5380时钟配置在不到五分钟,减少软件开发的开销。

而不是等待几个月定制时钟设备,设计师只是上传自定义配置通过ClockBuilder Pro硅实验室。工厂预先Si5380时钟样品船在两周内,加速整个产品开发过程与行业的定制样品交货期最短。

跷板开关http://www.cenxn.com