模拟FPGA调试软件承诺加快高速设计

模拟设备已经发布了一个基于fpga的基准设计与软件和HDL代码,降低了设计风险的高速系统将JESD204B-compatible转换器。

称为JESD204B Xilinx收发机调试工具,它支持312.5 mbps到12.5 gbps JESD204B数据转换器到fpga串行数据接口和Xilinx公司,7系列fpga和zynq - 7000所有可编程soc。

它可以在没有成本与ADI转换器和提供了一个芯片上,二维统计eyescan,帮助设计师的雷达阵列,软件定义无线电和其他高速系统更快速验证信号完整性的JESD204B数据转换器到fpga设计使用千兆收发器。

“模拟设备JESD204B Xilinx收发机调试工具提供eyescanning芯片上,可以改进测试和测量过程由统计学确定信号完整性FPGA中,”纳拉亚南Revathi高速I / O产品经理,赛灵思公司。“其他技术探测的外面包装和获得信号的FPGA之前被处理的自动增益控制和Xilinx扳平比分的方法产生的块,阿迪一个更准确的结果,利用Xilinx收发器芯片上的eyescan功能允许开发人员监控信号完整性和设计裕度在FPGA中的JESD204B链接。”

阿迪的参考设计收集数据直接从芯片上的Rx保证金分析特性在7系列核心和管理数据IBERT的作品在本地FPGA中或一个手臂的双核cortex - a9推出多处理器内核处理器、显示数据在一个HDMI监控或以太网远程监控站。

通常,其他扫描工具测量信号的芯片外,需要付出昂贵的测试和测量设备或传输数据回了JTAG查看主机上/开发个人电脑在实验室。

选择扫描工具通常测量高速数据链接通过生成一个伪随机比特流(PRBS),检查位正确性在一个封闭的开发环境。

这种方法不能描述如何设计是执行或如果它可能失败的边缘。

阿迪的参考设计措施联系实际JESD204B鲁棒性使用串行数据跑到FPGA。这个用“活”数据使得信号保真度要监视即使设计已经部署在字段,它允许实时和预见性维护了产品的生命。 

船型开关http://www.cenxn.com