快速路径PCB电源完整性的签署

Cadence设计系统已经宣布了Sigrity 2017技术组合的可用性，其中介绍了一些专门为提高PCB功耗和信号完整性而设计的关键特性。

Cadence Sigrity组合的最新版本中包含的特性包括Allegro PowerTree拓扑查看器和编辑器，它使设计人员能够在设计周期的早期快速评估电源交付决策。Sigrity的最新版本还包括一个PCI Express (PCIe) 4.0合规工具包，用于在今年晚些时候通过认证时检查信号完整性是否符合最新的PCIe规范。

加速PCB电源和信号完整性信号的能力不仅是设计独立电路板的关键，也是设计完整的终端产品的一个重要因素。Sigrity 2017是Cadence系统设计支持技术之一，旨在帮助公司创造创新的、高质量的电子产品，从芯片到电路板，到整个系统。

在设计周期的早期确定电源交付的路径对PCB设计团队至关重要。PowerTree用户界面独特地允许查看电源拓扑，以便快速和准确地确定电源传输的最佳路径。随着设计的变化，这项技术还可以方便地进行编辑。存储在PowerTree环境中的信息稍后将在设计周期中使用，以提供路由后电源完整性分析的自动化设置，以更快地关闭。

Sigrity 2017版还包含了通过分析模型管理器管理power integrity模型的库。当设计组件被重用时，可以从分析模型管理器库中保存和自动检索模型。这种方法还通过自动化流程来加速开发，而这些流程在过去都是由人工反复执行的。

Sigrity 2017还帮助设计师将最新的PCIe技术用于高速互连，以确保信号的完整性。它在Sigrity SystemSI串行链路分析工具中包含了一个PCIe 4.0接口的遵从性工具包，可以自动对信号质量标准进行限定，而不是根据标准文档手工检查和测量。

Cadence高级产品工程总监Steve Durrill说:“Sigrity 2017系列产品包括旨在提高效率和加速设计过程的技术。”“我们更新的每一个功能都得到了改进，目的是帮助我们的客户更快地获得高性能产品。”甚至在该标准被批准之前，我们就已经开发了PCIe 4.0的合规工具包，这是关注客户需求和上市时间的一个明显而重要的例子。

“Teradyne与Cadence紧密合作，使我们的PCB设计人员在power integrity设计中发挥更积极的作用，”设计技术组经理Paul Carlin说。“Sigrity组合的新更新将有助于提高效率，加快我们的产品开发时间。这是Teradyne的一个重要优势。

船型开关http://www.cenxn.com